52 #ifndef __GR55XX_LL_PMU_H_
53 #define __GR55XX_LL_PMU_H_
77 SET_BITS(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_RTC_EN);
93 SET_BITS(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_RTC_EN_GM);
106 CLEAR_BITS(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_RTC_EN);
121 MODIFY_REG(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_RTC_GM, (value << AON_PMU_RF_REG_0_RTC_GM_Pos));
136 MODIFY_REG(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_IO_LDO_REG1, (value << AON_PMU_RF_REG_0_IO_LDO_REG1_Pos));
151 return (READ_BITS(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_IO_LDO_REG1) >> AON_PMU_RF_REG_0_IO_LDO_REG1_Pos);
166 MODIFY_REG(AON_PMU->RF_REG_3, AON_PMU_RF_REG_3_IO_LDO_REG2, ((value | 0x03) << AON_PMU_RF_REG_3_IO_LDO_REG2_Pos));
181 MODIFY_REG(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_CTRL_RET, (value << AON_PMU_RF_REG_0_CTRL_RET_Pos));
197 return (READ_BITS(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_CTRL_RET) >> AON_PMU_RF_REG_0_CTRL_RET_Pos);
212 MODIFY_REG(AON_PMU->PMU_DCDC_VREF, AON_PMU_DCDC_VREF_REG_VAL, (value << AON_PMU_DCDC_VREF_REG_VAL_Pos));
227 return (READ_BITS(AON_PMU->PMU_DCDC_VREF, AON_PMU_DCDC_VREF_REG_VAL) >> AON_PMU_DCDC_VREF_REG_VAL_Pos);
240 SET_BITS(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_IO_LDO_BYPASS);
253 CLEAR_BITS(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_IO_LDO_BYPASS);
269 MODIFY_REG(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_CORE_VO_SEL, ((coarse_code & 0x03) << AON_PMU_RF_REG_4_CORE_VO_SEL_Pos));
270 MODIFY_REG(AON_PMU->PMU_CORE_LDO_VREF, AON_PMU_CORE_LDO_VREF, ((fine_code & 0xF) << 9U));
283 return (READ_BITS(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_CORE_VO_SEL) >> AON_PMU_RF_REG_4_CORE_VO_SEL_Pos);
296 return (READ_BITS(AON_PMU->PMU_CORE_LDO_VREF, AON_PMU_CORE_LDO_VREF) >> 9U);
313 MODIFY_REG(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_CORE_VO_SEL, (((value >> 6) & 0x03) << AON_PMU_RF_REG_4_CORE_VO_SEL_Pos));
314 MODIFY_REG(AON_PMU->PMU_CORE_LDO_VREF, AON_PMU_CORE_LDO_VREF_REG_SEL, (((value >> 0)& 0x01) << AON_PMU_CORE_LDO_VREF_REG_SEL_Pos));
315 MODIFY_REG(AON_PMU->PMU_CORE_LDO_VREF, AON_PMU_CORE_LDO_VREF, (((value >> 1)& 0x1F) << AON_PMU_CORE_LDO_VREF_Pos));
328 return (READ_BITS(AON_PMU->PMU_CORE_LDO_VREF, AON_PMU_CORE_LDO_VREF) >> AON_PMU_CORE_LDO_VREF_Pos);
342 SET_BITS(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_DIG_LDO_BYPASS_EN);
355 CLEAR_BITS(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_DIG_LDO_BYPASS_EN);
370 MODIFY_REG(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_DIG_LDO_BYPASS_EN, (enable << AON_PMU_RF_REG_4_DIG_LDO_BYPASS_EN_Pos));
385 return (READ_BITS(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_DIG_LDO_BYPASS_EN) >> AON_PMU_RF_REG_4_DIG_LDO_BYPASS_EN_Pos);
399 MODIFY_REG(AON_PMU->FS_REG_0, AON_PMU_FS_REG_0_DCDC_EN, (0 << AON_PMU_FS_REG_0_DCDC_EN_Pos));
400 MODIFY_REG(AON_PMU->FS_REG_0, AON_PMU_FS_REG_0_SYSLDO_EN, (0 << AON_PMU_FS_REG_0_SYSLDO_EN_Pos));
416 MODIFY_REG(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_CLK_PERIOD, (value << AON_PMU_RF_REG_4_CLK_PERIOD_Pos));
432 MODIFY_REG(AON_PMU->RF_REG_1, AON_PMU_RF_REG_1_EN_INJ, (value << AON_PMU_RF_REG_1_EN_INJ_Pos));
445 SET_BITS(AON_PMU->RF_REG_1, AON_PMU_RF_REG_1_TON_STARTUP);
462 MODIFY_REG(AON_PMU->RF_REG_1, AON_PMU_RF_REG_1_DCDC_PWR_SRC_Msk, (value << AON_PMU_RF_REG_1_DCDC_PWR_SRC_Pos));
478 MODIFY_REG(AON_PMU->RC_RTC_REG_0, AON_PMU_RC_RTC_REG0_RTC_CS, (value << AON_PMU_RC_RTC_REG0_RTC_CS_Pos));
493 MODIFY_REG(AON_PMU->RC_RTC_REG_0, AON_PMU_RC_RTC_REG0_RTC_CAP, (value << AON_PMU_RC_RTC_REG0_RTC_CAP_Pos));
508 return (READ_BITS(AON_PMU->RC_RTC_REG_0, AON_PMU_RC_RTC_REG0_RTC_CAP) >> AON_PMU_RC_RTC_REG0_RTC_CAP_Pos);
521 SET_BITS(AON_PMU->RC_RTC_REG_0, AON_PMU_RC_RTC_REG0_RCOSC);
534 CLEAR_BITS(AON_PMU->RC_RTC_REG_0, AON_PMU_RC_RTC_REG0_RCOSC);
549 MODIFY_REG(AON_PMU->PMU_LPD_CFG, AON_PMU_LPD_CFG_VAON_ACTIVE, (value << AON_PMU_LPD_CFG_VAON_ACTIVE_Pos));
563 MODIFY_REG(AON_PMU->PMU_LPD_CFG, AON_PMU_LPD_CFG_VAON_SLEEP, (value << AON_PMU_LPD_CFG_VAON_SLEEP_Pos));
577 MODIFY_REG(AON_PMU->PMU_TON_CFG, AON_PMU_TON_CFG_CTL_ON_VAL, (value << AON_PMU_TON_CFG_CTL_ON_VAL_Pos));
592 return (READ_BITS(AON_PMU->PMU_TON_CFG, AON_PMU_TON_CFG_CTL_ON_VAL) >> AON_PMU_TON_CFG_CTL_ON_VAL_Pos);
607 MODIFY_REG(AON_PMU->PMU_TON_CFG, AON_PMU_TON_CFG_CTL_OFF_VAL, (value << AON_PMU_TON_CFG_CTL_OFF_VAL_Pos));
621 MODIFY_REG(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_RNG_CLK_BUMP, (value << AON_PMU_RF_REG_0_RNG_CLK_BUMP_Pos));
635 MODIFY_REG(AON_PMU->RF_REG_0, AON_PMU_RF_REG_0_RNG_FREQ_CONT, (value << AON_PMU_RF_REG_0_RNG_FREQ_CONT_Pos));
649 MODIFY_REG(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_BG_EN, (value << AON_PMU_RF_REG_4_BG_EN_Pos));
666 SET_BITS(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_SHORT_AON_DIGCORE);
681 CLEAR_BITS(AON_PMU->RF_REG_4, AON_PMU_RF_REG_4_SHORT_AON_DIGCORE);