工作职责：
1、负责芯片的整体架构定义，包括 CPU、DSP、NPU 子系统的划分、总线互联及存储架构设计；
2、负责芯片的工艺选型以及芯片PPA指标的平衡；
3、协同算法团队，评估音频算法（如通话降噪、词语唤醒）在 DSP 与 NPU 上的算力分布，完成从算法到硬件算子的高效映射；
4、制定芯片全局功耗策略（如DVFS、Power Gating），针对应用场景进行极致的动态与静态功耗优化。
任职资格：
1、微电子、电子工程、计算机等相关专业硕士及以上学历；
2、5年以上SoC 架构设计经验，至少具有 1颗量产芯片的架构定义经验；
3、精通DSP 架构（如 Cadence Tensilica HiFi 系列）及总线协议（AHB/APB/AXI）；
4、熟悉神经网络（CNN/RNN/Transformer）的基本原理，对 AI 加速器（NPU）的数据流组织、权重压缩及算子加速有深入理解；
5、深入理解低功耗设计流程（UPF/CPF），精通DVFS、多电压域设计及静态功耗优化策略，有针对穿戴类产品（TWS、智能手表等）的实战功耗优化经验；
6、熟悉14nm及以上先进工艺的特性和限制；
7、具备较强的建模能力，能够进行系统级的性能和带宽仿真；
8、具备优秀的跨团队沟通能力；
9、加分项：
（1）具备带领技术团队或主导过复杂 SoC 开发全过程经验（从项目立项到 Tape-out）；
（2）有音频前处理（AEC/ANS/AGC）算法实现经验者优先；
（3）熟悉 DCDC/LDO 等电源管理单元在 SoC 内部的集成与调度者优先。
