工作职责：
1、数字IP架构设计：主导芯片数字IP架构定义和功能开发，撰写数字IP架构设计文档，优化PPA(性能、功耗、面积)指标
2、RTL实现验证：完成关键模块的RTL设计，配合验证团队完成UVM验证及FPGA原型开发
3、针对设计进行性能、功耗、面积评估及设计规则检查，确保满足验证、综合、DFT和后端要求
任职资格：
1、硕士学历，电子、通信、计算机、半导体物理或微电子专业，具备扎实的数字电路基础
2、5年及以上数字IC设计经验
3、精通ASIC/SoC设计流程，熟练使用VCS、Verdi、Spyglass、CDC等设计工具
4、具备脚本开发能力(Python/Perl/Tcl)
5、工作踏实靠谱，具备较强的钻研精神、良好的团队合作精神和沟通能力，能够独立解决问题
6、具备以下一个或多个领域专业知识或能力者优先
1) 数模接口时序设计
2) 数字滤波器设计，善于根据C/Matlab model进行RTL设计
3) RISC CPU、DSP处理器内核设计，算法加速电路设计，Cache接口设计等
4) SoC设计经验，熟悉core, 总线，SPI/I2C，UART，USB等IP
5) 有项目lead及管理经验
6) 有 display driver IC 开发经验者优先
7）熟练掌握AI工具应用于工作的优先
